由单片机构成的锁相环实验平台硬件设计由单片机构成的锁相环实验平台硬件设计-word文档网

文档字数：14228

由单片机构成的锁相环实验平台硬件设计

摘要：现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求。传统的RC或LC信号源虽然调节方便，但是稳定性不高，而使用石英晶体振荡器虽然稳定性够高，但是它的频率调节范围又不够。采用现代锁相环频率合成器技术不仅可以使频率的调节范围达到要求，而且它的稳定性够高。所以现代锁相环频率合成技术在现在和未来的通信领域扮演重要的作用。

锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器主要用于检测两个输入信号直接的相位之差。本次设计中相位比较器与压控振荡器VCO由锁相环LM4046 组成。1/N分频电路是一个三级可预置数分频器，各级都采用可预置数BCD码同步1/N制计数器MC14522，每级的分频比可用4 位小型拨动开关以8421BCD码形式对该级计数器进行预置数，分频比可选择的范围为0——999。当电路中输入外接信号源后，经过电路反馈后得到压控振荡器的频率，电路处于锁定状态，VCO的振荡频率=N，改变三级程序分频器的分频比N时，VCO的振荡频率也随着变化，同时也可以用单片机连接控制电路，通过程序驱动按键来控制分频比。这就是锁相环实现频率合成的过程。

关键词：锁相环频率合成器分频比

1 引言 1

1.1 选本课题的意义 1

1.2 锁相环的发展 1

2 锁相环与频率合成器 3

2.1锁相环的特点 3

2.2锁相环的工作原理 4

2.3 锁相环的应用 8

2.4 频率合成器简介 8

2.4.1 频率合成器及其技术指标 8

2.5 频率合成器的类型 9

2.5.1 直接式频率合成器（DS） 9

2.5.2 间接式频率合成器（IS） 9

2.5.3 直接数字式频率合成器（DDS） 10

3 系统总体方案设计 11

3．1 系统总体硬件设计方案 11

3.1.1 锁相电路设计 12

3.1.2分频电路设计 15

3.1.3 单片机最小系统电路设计 18

3.1.4 键盘显示模块设计 20

3.2软件设计 23

4. 实验调试 24

4.1 锁相式数字频率合成器工作原理 24

4.2基本锁相环实验 27

4.3 锁相环频率合成器调试 28

总结 30

参考文献 31

致谢 32

附录 33