浮点数运算FPGA实现

目录

浮点数运算FPGA实现 I

目录 II

绪论 1

1.1DSP发展概况 1

1. 2 DSP系统 1

1.2.1DSP系统的构成 1

1.3论文主要工作 3

第二章 浮点数的研究 4

2.1浮点数的研究 4

2.1.1浮点数的表示 4

2.1.2浮点运算的IEEE－754标准 6

2.2浮点运算的组织结构 7

2.2.1浮点加/减法的流程 7

2.2.2浮点乘法的流程 10

第三章 系统的设计 11

3.1浮点加减算法的设计 11

3.1.1加法器 11

3.1.2浮点加减法运算单元的总体结构 14

3.1.2.1浮点加减法器的数据流程 14

3.1.2.2浮点加、减法运算单元的端口定义 15

3.1.2.3浮点加减法运算单元各模块的设计 16

图3.6规格化模块的其他功能 22

3.2浮点乘法的设计 22

3.2.1浮点乘法运算单元各模块的设计 22

图3.8 无符号的正数乘法 24

3.2.2浮点乘法运算单元的总体结构 28

3.3 浮点除法算法 32

3.4小结 34

第四章 仿真与总结 35

4.1仿真实现 35

4.2浮点加/减法的仿真 35

4.3浮点乘法的仿真 37

4.4浮点除法的仿真 38

4.5综合分析 40

第五章 总结 41

参考文献 42

致谢 43

绪论

现阶段，FPGA(Field Programable Gate Array现场可编程逻辑阵列)正处于革命性数字信号处理技术的前沿。全新的FPGA正在越来越多的替代ASIC和PDSP用作前端数字信号处理的运算。本次设计将尝试新的突破，不再仅仅拘泥于构建信号处理中的某一种具体的算法.