基于CPLD的三相晶闸管整流触发模块

基于CPLD的三相晶闸管整流触发模块

摘 要

本文介绍了一种可编程控制数字移相晶闸管触发电路。利用EDA工具中的硬件描述语言（Verilog HDL），遵照IP核的设计标准完成了数字化三相晶闸管触发电力的设计。该电路以CPLD为核心，经过CPLD的仿真测试实验证明了设计的正确。该电路具有相序自适的功能，稳定性好，适用于三相全控整流，调压场合，逆变系统的晶闸管触发。

该晶闸管触发器采用集成放大器，通过直接相位比较形成移相触发脉冲，简单而具有优良的适应性和控制品质，可直接应用到实际的工程电路，而且成本也很低。

关键词：晶闸管  数字移相触发  Verilog  可编程器件

目 录

摘要Ⅰ

Abstract.Ⅱ

绪论.1

第一章  晶闸管触发电路.2

  1.1 三相全控桥整流电路. 2

1.2 设计思路.3

1.2.1 触发脉冲设计思路3

1.2.2 IP核的设计思路5

第二章  编程设计.6

  2.1 PLD设计6

2.1.1 PLD概述.6

2.1.2PLD原理.7

2.1.3Verilog HDL语言.14

2.2 程序设计.16

2.2.1 程序.16 

2.2.2plus max仿真18

2.2.3波形仿真20

第三章 电路的设计.21

3.1 数字触发电路的设计.21

3.2 相序自适功能的设计.22

3.3CPLD触发脉冲的实现23

3.4实验结果.23

结论25

致谢. 26

参考文献. 27