摘 要
函数发生器作为一种常用的信号源，是现代测试领域内应用最为广泛的通用仪器之一。它可以产生多种波形信号，如正弦波，三角波，方波等，因而广泛用于通信、雷达、导航、宇航等领域。
嵌入式系统是当今最热门的概念之一，是当前电子技术发展的又一新热点。论文紧跟嵌入式系统发展趋势，采用一种新的嵌入式系统设计技术-SOPC(可编程片上系统)技术进行任意函数信号发生器的开发。SOPC是可编程技术发展到一定阶段的必然产物，Altera公司于2000年首次提出SOPC概念，随之开发出了Nios系列嵌入式软核CPU。
本设计首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6T144完成DDS模块的设计过程，这是本设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。最后，通过系列实验，详细地说明了本设计的功能、性能、实现和实验结果。并结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用DDS技术实现函数波形发生器的方法是可行的。
关键词：SOPC，DDS，信号发生器，NIOS II
目 录
摘要……………………………………………………………………………………………II
1 绪 论……………………………………………………………………………………….1
1.1 课题背景………………………………………………………………………………1
1.2 波形发生器的发展状况………………………………………………………………1
1.3 国内外波形发生器产品比较…………………………………………………………3
1.4 研究波形发生器的目的及意义………………………………………………………3
1.5 本设计研究的主要内容………………………………………………………………4
2 直接频率合成技术………………………………………………………………………5
2.1 DDS的原理和结构………………………………………………………………….…5
2.2 DDS的优点和缺点…………………………………………………………………….8
2.2.1 DDS的优点…………………………………………………………………….8
2.2.2 DDS的缺点…………………………………………………………………….9
3 SOPC技术与Nios II处理器…………………………………………………….…….10
3.1 SOPC技术介绍……………………………………………………………………….10
3.2 Nios II处理器简介…………………………………………………………………11
4 DDS信号发生器的设计基础………………………………………………………….13
4.1 Quartus II开发软件………………………………………………………………….13
4.2 Cyclone器件概述……………………………………………………………………13
4.3 VHDL硬件描述语言…………………………………………………………………13
4.5 设计方法………………………………………………………………………………14
5 DDS信号发生器的软硬件设计………………………………………………………15
5.1 设计方案………………………………………………………………………………15
5.1.1 采用专用DDS集成芯片的技术方案………………………………………15
5.1.2 采用单片机+FPGA的技术方案……………………………………………16
5.1.3 采用SOPC技术的设计方案…………………………………………………17
5.2 系统硬件电路设计……………………………………………………………………18
5.2.1 专用串行配置与JTAG接口模块电路设计…………………………………19
5.2.2 D/A转换电路…………………………………………………………………20
5.2.3 串口通讯电路…………………………………………………………………21
5.2.4 LED显示电路、键盘电路……………………………………………………22
5.2.5 低通滤波器模块………………………………………………………………23
5.2.6 电源模块设计…………………………………………………………………24
6 NIOS II软核设计与DDS子系统…………………………………………………27
6.1 NIOS II软核设计……………………………………………………………………27
6.2 DDS子系统设计…………………………………………………………………….32
6.2.1 模块RAM……………………………………………………………………32
6.2.2 正弦波发生模块………………………………………………………………32
6.2.3 相位累加器的设计……………………………………………………………33
6.2.4 FPGA通用异步收发器设计……………………………………….……………34
6.2.5 调频模块FM………………………………………………………………….35
6.2.6 PWM调制模块……………………………………………………………….36
7 系统调试……………………………………………………………………….……….37
7.1 硬件调试………………………………………………………………………………37
7.1.1 上电前的调试…………………………………………………………………37
7.1.2 上电后的调试…………………………………………………………………37
7.2 软件调试………………………………………………………………………………38
7.2.1 NiosⅡ模块的调试……………………………………………………………38
7.2.2 DDS等模块的RTL级仿真与时序分析……………………………………….38
7.3 系统测试……………………………………………………………………………39
8 总结…………………………………………………………………………………………42
8.1性能特点……………………………………………………………………………….42
8.2待改进之处…………………………………………………………………………….42
致谢………………………………………………………………………………………….…44
参考文献………………………………………………………………………….45
附录A VHDL语言程序…………………………………………………………………………46
附录 B 工程顶层设计图………………………………………………………………………49
