基于CPLD器件的数字频率计的设计
摘 要
本文主要介绍了用在系统可编程逻辑技术设计数字频率计的设计方法，设计要求测量：脉冲波、三角波、正弦波和锯齿波的频率，测量频率范围是1-9999HZ，幅度范围1-5V，用动态扫描技术实现4位数字显示。本课题用自顶而下的层次化设计思想设计，其数字电路部分包括：测频控制器、计数器、锁存器和译码器等，用Altera公司推出的MAX+PLUSⅡ软件开发，用VHDL语言编程，先在软件上进行模块编译、仿真，然后设计原理顶图，下载到ISP器件中，再接上外围电路（稳压电源，转换电路，脉冲电路等），组装成一个完整的系统，经过测试证明，设计出的频率计完全符合要求。
关键词：数字频率计, 在系统可编程，VHDL语言
目 录
摘要…………………………………………………………………………………………………1
第一章.现代数字系统的设计方法和实现手段 …………………………………………………2
第二章．ISP技术的介绍……………………………………………………………………………4
第三章．方案设计…………………………………………………………………………………12
第四章．各模块功能及源程序……………………………………………………………………15
第五章.外围电路设计 …………………………………………………………………………24
第六章．设计研究过程 …………………………………………………………………………27
第七章．设计结果…………………………………………………………………………………29
第八章．心得体会 ………………………………………………………………………………30
第九章．器件清单 ………………………………………………………………………………31
文献资料 …………………………………………………………………………………………32
