基于FPGA的交织编码器设计

摘要

本次毕业设计的课题是“基于FPGA的交织编码器设计”，主要是考核我们信息论与编码，数字电路设计以及编程能力等方面的情况。观察独立分析设计电路能力，以及实际编程能力。以及交织编码器在实际通信系统的广泛应用。

本课题主要解决利用移位寄存器实现交织编码电路。针对数字通信系统数据传输时接收端经常产生差错的情况，对来自信道的数据通过交织矩阵的变换，改变数据的排列顺序的交织编码方法进行探讨。在Max+PlusⅡ软件平台下，运用FPGA器件中的嵌入式双端口存储器资源和宏模块，并用VHDL语言进行程序设计，实现交织编码器。采用交织编码器可以降低误码率，提高通信质量。

关键词：FPGA，VHDL，MAX+PLUS II，交织码

目录

摘要 I

ABSTRACT II

第1章 绪论 1

1.1 交织编码设计背景 1

1.2 开发环境及语言介绍 2

1.2.1 开发环境Max+plusⅡ介绍 2

1.2.2 VHDL语言特点介绍 2

1.2.3 FPGA的特点与设计方法概述 3

1.3 本章小节 6

第2章 纠突发错误码的基本原理 7

2.1 纠错码分类的基本概念 7

2.1.1 按照对信元处理方法 7

2.1.2 根据校验码与信息元关系 7

2.1.3 按照纠正错误类型 7

2.1.4 按照码元取值 8

2.1.5 按照信元保护能力 8

2.2 RS码概念 8

2.3 扩散卷积码概念 9

2.4 交织编码的基本概念 10

2.5 本章小节 11

第3章 交织编码逻辑电路设计 12

3.1 整体设计思路 12

3.2 利用移位寄存器实现交织编码的逻辑电路设计 13

3.2.1 整体电路的设计 13

3.2.2 输入移位寄存器的设计 14

3.2.3输出移位寄存器的设计 15

3.2.4模16计数器的设计 16

3.2.5波形仿真 17

3.3 利用存储器实现交织编码 17

3.4 本章小节 21

第4章 交织编码器VHDL语言实现 23

4.1 整体设计思路 23

4.2 主要器件电路的VHDL语言实现 23

4.2.1 四输入与门 23

4.2.2 D触发器的设计 24

4.2.3 移位寄存器的设计 26

4.2.4 模16计数器设计 27

4.3 本章小节 29

第5章 结论 30

致谢 31

参考文献 32

附录1 FPGA 设计中的一些问题 33