|
收藏到会员中心
|
| 文档题目： |
数字频率计-免费 |
 |
| 上传会员： |
pengcheng |
| 提交日期： |
2014-06-03 21:35:48 |
| 文档分类： |
文档下载 |
| 浏览次数： |
58 |
| 下载次数： |
0
次 |
|
|
| 下载地址： |
 数字频率计 如何获取积分? |
| 下载提示： |
不支持迅雷等下载工具，请右键另存为下载，或用浏览器下载。不退出登录1小时内重复下载不扣积分。
|
| 文档介绍： |
以下为文档部分内容，全文可通过注册成本站会员下载获取。也可加管理员微信/QQ:17304545代下载。
|
| 文档字数： |
|
数字频率计-数字频率计-数字频率计 摘 要：文中运用VHDL语言，采用Top To Down的方法，实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，该系统系统性能可靠。关键词：EDA；VHDL；数字频率计；波形仿真；CPLD 1引言VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。数字频率计-免费
| (本文由word文档网(www.wordocx.com)会员上传,如需要全文请注册成本站会员下载) |
|
