基于FPGA的RS码编码电路设计

摘要

随着科技的不断进步，尤其是通信产业的快速发展，编码和译码方面也得到了快速的发展。目前，编译码已经渗透了每个领域，包括电子产业、医学、电视媒体、数字签名、加密等等。纠错码技术得到了越来越广泛的使用。无线通信信道的误码，会导致传输质量的下降，影响正常的通信。要控制信道的误码率，有两个方法：一是加大信号发射功率提高信道的信噪比，另一个方法是通过纠错码解决。

本文主要介绍了编码相关的知识和FPGA的开发环境，详细的介绍了BCH码、循环码、和RS码的定义及特点。重点的介绍了如何采用MAXPLUS+PLUSII软件仿真实现RS编码器功能。用仿真结果与理论结果比较表明，我们所做的［7，3，5］RS编码器的仿真结果与理论值比较结果一致。

关键词：RS码，FPGA，编码器

目录

摘  要 错误！未定义书签。

ABSTRACT II

第1章 绪论 1

1.1 发展背景 1

1.2 选题的目的意义 1

1.3 研究内容 2

第2章 开发环境介绍 3

2.1 MAXPLUS+PLUSII简介 3

2.2 FPGA简介 4

第3章 纠错编码的基本知识概述 6

3.1 循环码 6

3.2 BCH码 6

3.3 RS码 7

3.4 多项式乘法电路 9

第4章[7,3,5]RS编码器的具体实现 11

4.1 理论值计算 11

4.2 [7，3，5]RS编码框架 12

4.3 乘法电路的实现 13

4.4 并串转换电路 13

4.5 时钟模块 15

4.6 完整的电路图 16

第5章模拟仿真与调试 18

5.1 并串转换电路调试和编译 18

5.2 时钟模块的调试和编译 19

5.3整体调试和编译 20

5.3.1整个电路编译 20

5.3.2时序图仿真 21

第6章毕业设计总结 23

致谢 24