基于CPLD的CMI编译码器设计

摘要

CMI码具有低频分量较小，容易从信号中提取时钟信息，具有一定的检错能力等优点，因此根据CCITT建议，在程控数字交换机中CMI码一般作为PCM四次群数字中继接口的码型。

本文通过对CMI编译码原理的分析，提出了一种基于可编程逻辑器件实现CMI编译码的方法，给出了硬件设计电路图、软件设计流程和CMI编译码器的仿真波形。此实现方法具有硬件设计简单、运行速度快、成本低等优点。同时由于CPLD有可重复编程的特点，可以对它进行在线修改，便于设备的调试和运行。

关键词： CMI码，CPLD，VHDL语言

目录

摘要 I

ABSTRACT II

第1章 引言 1

1.1 背景 1

1.2 研究内容 2

第2章 设计原理 3

2.1 CMI码的编译码规则 3

2.2 CMI码的检错能力 3

第3章 CMI编译码器软件设计 4

3.1 总体设计 4

3.2 基带信号产生 4

3.3 编码程序设计 5

3.4 译码程序设计 6

3.5 系统仿真及分析 7

3.5.1 VHDL语言介绍 7

3.5.2 MAX+PLUS II介绍 8

3.5.3 仿真波形及分析 11

第4章 CMI编译码器硬件设计 15

4.1 芯片简介 15

4.2 原理图设计 19

4.3 焊接与调试 21

第5章 结论 22

致谢 23

参考文献 24

附录 源程序 25